Foram encontradas 20.975 questões.
Em relação ao circuito esquematizado na figura ao lado, sabendo que o transistor tem !$ \beta=150 !$ e !$ VBE=0,7V !$ , afirma-se que o valor !$ IC !$, é de
Provas
Questão presente nas seguintes provas
No circuito esquematizado abaixo, sendo !$ vi=0,4V \sin wt !$ com !$ f=2kHz !$, o valor de !$ vo !$ é
Provas
Questão presente nas seguintes provas
Assinale a alternativa que completa CORRETA e RESPECTIVAMENTE as lacunas.
Em um circuito indutivo alimentado por uma fonte de tensão senoidal, a corrente é da tensão e o fator de potência é . Em um circuito capacitivo alimentado por uma fonte de tensão senoidal, a corrente é da tensão e o fator de potência é .
Provas
Questão presente nas seguintes provas
Considerando os seus conhecimentos.
I. Tensão elétrica é a força que impulsiona ou movimenta os elétrons.
II. Corrente elétrica é o movimento ordenado dos elétrons em uma unidade de tempo.
III. Resistência elétrica é a dificuldade oferecida por um material a passagem da corrente elétrica.
IV. Resistor ou resistência é um componente elétrico que tem por finalidade limitar o valor da corrente elétrica.
Marque a alternativa CORRETA:
Provas
Questão presente nas seguintes provas
Considerando-se que no circuito da Figura 05, o transistor é usado como fonte de corrente, a tensão do emissor é igual a:
Provas
Questão presente nas seguintes provas
A figura a seguir mostra um circuito de polarização DC por realimentação de emissor.
A função de RE neste circuito é:
Provas
Questão presente nas seguintes provas
O valor da frequência de !$ vo !$, !$ f_{vo} !$, no circuito esquematizado abaixo, é
Provas
Questão presente nas seguintes provas
O código VHDL mostrado abaixo, representa a ENTITY de um multiplexador 2x1 (MUX 2x1), determine.
Qual ARCHITECTURE NÃO é válida para esta INTITY?
Provas
Questão presente nas seguintes provas
O Transistor de Efeito de Campo de Junção , JFET, no circuito esquematizado na figura, ao lado, tem o valor da corrente de dreno, ID, e o valor da tensão gate-supridouro, VGS, respectivamente de:
Provas
Questão presente nas seguintes provas
Observe a figura abaixo.
No circuito acima, com componentes ideais, considere que as saídas Q1 e Q2 dos Flip-Flops FF1 e FF2 estão em valor lógico zero (0 lógico) antes de ser aplicado o sinal de relógio “CLK”. Após o início da aplicação do relógio, os sinais SET e CLEAR permanecem com valor lógico um (1 lógico). As saídas Q1, Q2, D1 e D2 assumem, respectivamente, os seguintes valores a cada pulso de relógio:
Provas
Questão presente nas seguintes provas
Cadernos
Caderno Container