Julgue o item que se segue, em relação a projeto de sistemas e circuitos integrados com dispositivos de baixo consumo e alta eficiência energética e a aplicações em sistemas puramente digitais ou com sinais mistos.

Para otimizar a eficiência dos circuitos analógicos e de modo misto, uma prática comum é utilizar trilhas estreitas de polissilício para rotas de sinais que carregam corrente, visando reduzir a capacitância parasita, mesmo que isso possa resultar em um aumento da resistência do circuito; essa abordagem é frequentemente empregada na indústria para melhorar o desempenho geral do circuito.

Julgue o item que se segue, em relação a projeto de sistemas e circuitos integrados com dispositivos de baixo consumo e alta eficiência energética e a aplicações em sistemas puramente digitais ou com sinais mistos.

Nos circuitos integrados VLSI de modo misto que priorizam a eficiência energética e a minimização de consumo, a concepção de amplificadores diferenciais é invariavelmente orientada pelo uso exclusivo de transistores PMOS.

Julgue o item que se segue, em relação a projeto de sistemas e circuitos integrados com dispositivos de baixo consumo e alta eficiência energética e a aplicações em sistemas puramente digitais ou com sinais mistos.


Em sistemas CMOS VLSI, a integração de materiais piezoelétricos com avanços em nanotecnologia é realizada geralmente por meio de abordagens híbridas, em que os componentes são fabricados separadamente e depois combinados com o chip CMOS; isso assegura a eficiência e funcionalidade do conjunto, contribuindo significativamente para a sustentabilidade e autonomia energética desses dispositivos, sem comprometer as características individuais de cada tecnologia.

Julgue o item que se segue, em relação a projeto de sistemas e circuitos integrados com dispositivos de baixo consumo e alta eficiência energética e a aplicações em sistemas puramente digitais ou com sinais mistos.


A tecnologia de semicondutor de óxido metálico complementar destaca-se no cenário de implementação de sinais mistos em tecnologia VLSI por sua capacidade de otimizar a densidade e a eficiência energética na esfera digital, bem como à sua versatilidade em fornecer um leque diversificado e adequado de componentes para a elaboração de projetos no espectro analógico.

Julgue o item que se segue, em relação a projeto de sistemas e circuitos integrados com dispositivos de baixo consumo e alta eficiência energética e a aplicações em sistemas puramente digitais ou com sinais mistos.


Em projetos de sistemas VLSI de modo misto, a utilização de áreas de guarda (guard rings) e a separação física dos blocos analógicos e digitais visam minimizar a interferência indesejada, garantindo a integridade do sinal analógico e o desempenho adequado do sistema como um todo.

Considerando a figura precedente, que ilustra a geometria de uma porta do tipo MOS, julgue o item a seguir.

A resistência elétrica da camada dielétrica de óxido sob a porta metálica do MOSFET é inferior à resistência do canal semicondutor quando polarizado.

Considerando a figura precedente, que ilustra a geometria de uma porta do tipo MOS, julgue o item a seguir.

Nas regiões de dreno e fonte do MOSFET ilustrado, a dopagem é superior àquela aplicada ao substrato tipo p.

Considerando a figura precedente, que ilustra a geometria de uma porta do tipo MOS, julgue o item a seguir.

A ilustração mostra a estrutura de um transistor PMOS do tipo depleção.

Considerando a figura precedente, que ilustra a geometria de uma porta do tipo MOS, julgue o item a seguir.

Na ilustração, a dimensão identificada por W corresponde à largura do canal do MOSFET.

A partir dos diagramas de blocos e esquemático de um amplificador operacional, apresentados anteriormente, julgue o próximo item.


No processo de design de um amplificador operacional CMOS, a seleção do tamanho dos dispositivos MOSFET e das correntes de polarização tem influência direta em parâmetros tais como ganho, CMRR, dissipação de potência, ruído e taxa de variação (slew rate). Esse processo é iterativo e requer ajustes baseados em simulações, em que aumentar o tamanho dos MOSFETs (aumentando W) com uma menor V_GS (tensão entre porta e fonte) pode melhorar o emparelhamento, aumentar o ganho e reduzir o ruído, porém, podendo resultar em uma área de layout maior e potencialmente em menor velocidade de operação.