Magna Concursos

Foram encontradas 680 questões.

3079500 Ano: 2024
Disciplina: Engenharia Eletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI
Julgue o item subsecutivo, a respeito da tecnologia de filme espesso e do processo de soldagem por refusão em circuitos com componentes SMD (surface mounting devices).

O objetivo do processo de soldagem por refusão empregado em componentes SMD é fundir as partículas de solda, “molhar” as superfícies a serem unidas e solidificar a solda em uma junta, metalurgicamente, forte.
 

Provas

Questão presente nas seguintes provas
3079499 Ano: 2024
Disciplina: Engenharia Eletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI
Julgue o item subsecutivo, a respeito da tecnologia de filme espesso e do processo de soldagem por refusão em circuitos com componentes SMD (surface mounting devices).

A tecnologia de filme espesso é uma forma de interligar componentes eletrônicos por meio da aplicação de pastas condutivas, resistivas e dielétricas, sobre um substrato cerâmico isolante por um processo serigráfico sequencial e seletivo.
 

Provas

Questão presente nas seguintes provas
3079498 Ano: 2024
Disciplina: Engenharia Eletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI

A respeito de empacotamento de circuitos integrados, julgue o seguinte item.

Wire bonding envolve uma pressão localizada precisamente entre o fio e uma região metalizada do circuito ou do terminal do empacotamento a ser soldado, sem aquecer excessivamente toda a estrutura.

 

Provas

Questão presente nas seguintes provas
3079497 Ano: 2024
Disciplina: Eletroeletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI

A respeito de empacotamento de circuitos integrados, julgue o seguinte item.

A técnica stitch bonding é utilizada em componentes de interconexão em que uma esfera de ouro é comprimida por capilaridade no receptáculo para estabelecer a ligação.

 

Provas

Questão presente nas seguintes provas
3079496 Ano: 2024
Disciplina: Engenharia Eletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI

A respeito de empacotamento de circuitos integrados, julgue o seguinte item.

Ball bonding é uma forma de ligação conhecida como termosônica, em que se combina compressão ultrassônica e termocompressão.

 

Provas

Questão presente nas seguintes provas
3079495 Ano: 2024
Disciplina: Engenharia Eletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI
Considerando o empacotamento BGA (ball grid array) na tecnologia de montagem superficial SMT, julgue o próximo item.

O empacotamento do tipo CBGA é o de maior custo efetivo entre os tipos de empacotamento BGA e possui entre 300 e 600 contatos ou terminais de entrada e saída.
 

Provas

Questão presente nas seguintes provas
3079494 Ano: 2024
Disciplina: Eletroeletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI
Considerando o empacotamento BGA (ball grid array) na tecnologia de montagem superficial SMT, julgue o próximo item.

Os pontos de contato elétricos têm a forma de pequenas esferas de solda dispostas em uma matriz na superfície inferior (parte inferior) do empacotamento, em vez de apenas na periferia, a fim de aumentar a área usada para as conexões.
 

Provas

Questão presente nas seguintes provas
3079493 Ano: 2024
Disciplina: Engenharia Eletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI

Considerando as tecnologias de empacotamento de circuito integrado (CI), julgue o item a seguir.

No que se refere ao atendimento do aumento de requisitos de frequência de operação e de demanda por maior número de interconexões internas, a capacidade de empacotamento de (CI) é ilimitada, devido à tecnologia de wire-bonding na periferia do componente.

 

Provas

Questão presente nas seguintes provas
3079492 Ano: 2024
Disciplina: Engenharia Eletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI

Considerando as tecnologias de empacotamento de circuito integrado (CI), julgue o item a seguir.

A tecnologia de interconexões wire-bonding é apropriada para uso em alta densidade de conexões, com mais de 200 I/Os por chip.

 

Provas

Questão presente nas seguintes provas
3079491 Ano: 2024
Disciplina: Engenharia Eletrônica
Banca: CESPE / CEBRASPE
Orgão: CTI

Considerando as tecnologias de empacotamento de circuito integrado (CI), julgue o item a seguir.

A tecnologia de empilhamento 3D de chips utilizando vias de silício oferece a possibilidade de solucionar problemas de interconexão, ao mesmo tempo em que possibilita o uso de funções integradas para melhoria de desempenho.

 

Provas

Questão presente nas seguintes provas