O código VHDL mostrado abaixo, representa a ENTITY de um multiplexador 2x1 (MUX 2x1), determine.

Qual ARCHITECTURE NÃO é válida para esta INTITY?

O Transistor de Efeito de Campo de Junção , JFET, no circuito esquematizado na figura, ao lado, tem o valor da corrente de dreno, ID, e o valor da tensão gate-supridouro, VGS, respectivamente de:

No circuito acima, com componentes ideais, considere que as saídas Q1 e Q2 dos Flip-Flops FF1 e FF2 estão em valor lógico zero (0 lógico) antes de ser aplicado o sinal de relógio “CLK”. Após o início da aplicação do relógio, os sinais SET e CLEAR permanecem com valor lógico um (1 lógico). As saídas Q1, Q2, D1 e D2 assumem, respectivamente, os seguintes valores a cada pulso de relógio:

Uma máquina possui diversos sensores e transdutores para monitorar e controlar um processo de fabricação. Considere os componentes listados abaixo e assinale a alternativa que indica apenas os que podem ser conectados a portas digitais do controlador da máquina.

I. Transdutores de temperatura que fornecem sinal em tensão.

II. Termopares com sensibilidade de 50 μV/K.

III. Chaves de fim de curso.

IV. Sensores de nível tipo on-off.

V. Transdutores de pressão com sinal de 4 mA a 20 mA.

VI. Cortinas de luz infravermelha para supervisionar acesso à área perigosa.

Assinale a alternativa CORRETA.

A figura abaixo mostra um circuito RLC série.

Dados: !$ V = 1 \angle 0^{\circ} ; C = 1F; L = 1H; R = 1 \Omega; f = 0,5/\pi Hz !$.

Assinale o valor CORRETO da tensão no capacitor.