Os dispositivos eletrônicos possuem símbolos que são representados nos esquemas de aparelhos que usam esses componentes em seu projeto. A Figura abaixo mostra 3 símbolos (I, II e III) desses dispositivos eletrônicos.



Tais dispositivos são identificados, respectivamente, como:

O circuito mostrado abaixo apresenta componentes ideais. Ao aplicar-se a tensão v_i indicada no circuito e mostrada no primeiro gráfico ao lado, o circuito fornece a tensão v_AB sobre o resistor R, mostrada no segundo gráfico.





Considerando-se a possibilidade de haver diodos abertos, não circulando corrente em nenhum dos dois sentidos, a análise do gráfico da tensão v_AB evidencia que estão abertos os diodos

Um circuito lógico, composto de várias portas, representa a seguinte expressão booleana: S =. A Tabela abaixo mostra que foram feitos 3 Testes: Teste 1,Teste 2 e Teste 3. B)

A B C

Teste 1 “0” “0” “0”

Teste 2 “1” “1” “0”

Teste 3 “1” “1” “1”

Sabendo-se que (“1” lógico = 5 V, e “0” lógico = 0 V, os níveis lógicos da saída S para cada teste são, respectivamente:

O circuito CMOS abaixo representado implementa uma função lógica com entradas A, B, C e saída Y.




A expressão de Y é

A Figura abaixo apresenta um diagrama de contatos usando a linguagem Ladder.



A função lógica booleana que produz a variável Y é:

O gráfico abaixo mostra dois sinais de tensão com mesma amplitude V_o, com mesma frequência ω_o, e sendo ambos do tipo v(t) = V_osen(ω_ot + 07 ⌀ ).



Após a análise do gráfico, conclui-se que, aproximadamente, o sinal B está

O mapa de Karnaugh mostrado acima representa a função lógica

O circuito da Figura abaixo representa um medidor de temperatura. Foram selecionados 2 trechos desse circuito (1 e 2), sendo que o trecho 1 representa um subcircuito completo, e o trecho 2, um dispositivo transdutor.



A função do circuito do trecho 1 e o transdutor usado no trecho 2 são, respectivamente:

A Figura abaixo apresenta o diagrama de contatos programado em um CLP usando linguagem Ladder, juntamente com a evolução no tempo das variáveis de comando das chaves X e Y.




Sabendo-se que em t = 0 o nível lógico de Z = 0, analisando-se os diagramas da Figura nos instantes de tempo assinalados, os instantes em que Z = 1 são:

O esquema simplificado abaixo mostra 3 estágios amplificadores— A1, A2 e A3 — ligados em cascata.



Levando-se em consideração o fato de que os ganhos de tensão de cada estágio — AV1, AV2 e AV3 — estão em decibéis (dB), verifica-se que o ganho total em AV = Vo/Vi também em dB, é de