O circuito a seguir é composto por um buffer tri-state, um inversor com saída em coletor aberto e um resistor.

A combinação de sinais que gera conflito em S é

A lógica da saída Y do multiplexador do circuito acima é

Dois flip-flops D devem implementar a sequência de estados QBQA do diagrama da figura a seguir.

A lógica de menor soma de produtos a ser usada para acionar DB é

Assinale a opção que indica o produto de somas que minimiza o mapa acima.

As lógicas das saídas A<B e A=B do comparador unsigned do circuito acima são, respectivamente,