A principal diferença entre variáveis e sinais em VHDL é que, em uma atribuição, uma variável assume imediatamente o valor atribuído, enquanto que um sinal só assume o valor atribuído depois de um atraso, que pode ser um ciclo delta ou um atraso especificado pelo usuário.