Magna Concursos
1299708 Ano: 2009
Disciplina: Engenharia Eletrônica
Banca: UERJ-SGP
Orgão: UERJ
Um flip-flop tipo D copia o estado presente na entrada de dados (D) quando a entrada de clock (Ck) recebe a transição de ativação de comando.
O tempo mínimo em que um nível deve permanecer estável na entrada D, logo após o instante em que ocorre, na entrada Ck, uma transição de ativação de comando do flip-flop, é denominado de:
 

Provas

Questão presente nas seguintes provas

Engenheiro Eletrônico - GRID

20 Questões