A linguagem de descrição de hardware VHDL permite descrever sistemas digitais com o propósito de síntese ou de simulação. O código VHDL abaixo descreve um registro. Leia e interprete o código.
reg: process(Rst,Clk)
begin
if Rst = ‘1’ then
Qreg <= ”00000000”;
elsif (Clk=’1’and Clk’event) then
if (Load=’1’) then
Qreg <= Data;
else
Qreg <= Qreg(1 to 7) & Qreg(0);
end if;
end if;
end process;
Além da operação reset, o registro descrito pelo código pode receber:
