Acerca dos conceitos básicos sobre memórias de computador, a imagem a seguir forma uma estrutura que opera integrada e ordenadamente segundo a capacidade de armazenamento, a velocidade de acesso que proporcionam ao sistema e ao custo por bit. Quanto mais elevado o nível na pirâmide, mais rápido, de menor capacidade e de custo mais elevado é o dispositivo de memória.

Analise a imagem a seguir e assinale a alternativa que apresenta a memória correspondente ao nível da pirâmide indicado pela seta.

A imagem circulada a seguir representa um slot

Leia as afirmativas a seguir sobre Sistemas de Entrada/Saída:

I. Quando as operações de Entrada/Saída são controladas inteiramente pela CPU (unidade central de processamento), diz-se que o computador está empregando Entrada/Saída Programada.

II. DMA (acesso direto à memória) é definido por operações que NÃO necessitam de barramento com a memória principal para a transferência de dados.

III. O padrão USB 2.0 (Universal Serial Bus) utiliza comunicação paralela para aumento da taxa de transmissão de dados.

IV. Diferente do DMA (acesso direto à memória), uma interrupção faz a CPU parar temporariamente a execução do programa em curso.

Assinale a alternativa em que todas as afirmativas estão CORRETAS.

Leia as afirmativas a seguir sobre Memória Cache:

I. A técnica conhecida como divisão (split) de cache consiste em introduzir caches separadas para instrução e para dados.

II. Memórias cache de nível 2 devem ficar posicionadas entre a memória principal e memória secundária.

III. O princípio da localidade temporal estabelece que os endereços de memórias acessados recentemente voltarão a ser requisitados em um futuro próximo.

IV. A memória principal é aglutinada em um único bloco de tamanho variável, conhecido como linha de cache.

Assinale a alternativa em que todas as afirmativas estão CORRETAS.

Leia as afirmativas a seguir sobre as arquiteturas de processadores:

I. A partir da família de processadores 486, a Intel começou a projetar seus processadores com um núcleo RISC, apesar de executar instruções mais complexas com a filosofia CISC.

II. Registradores vetoriais devem ser carregados por múltiplas instruções e serem executados em paralelo por diferentes processadores, em um barramento paralelo de altíssima velocidade.

II. Arquiteturas Superescalares são constituídas de múltiplos processadores, com execução de instruções em pipelines sequenciais, com memória cache independentes.

IV. Um processador matricial é composto por muitos processadores idênticos, que executam a mesma sequência de instruções sobre diferentes conjuntos de dados.

Assinale a alternativa que (todas) a(s) afirmativa(s) está(ão) CORRETA(S).