Assinale a alternativa correta acerca do processo de inicialização de um computador do tipo IBM PC e dos programas envolvidos nessa rotina.

Acerca da arquitetura de computadores e dos tipos de cache do processador, é correto afirmar que o cache

Analise os itens a seguir sobre microprocessadores e características de suas arquiteturas.

I. Instruções da arquitetura RISC são executadas em um único ciclo de processamento. II. O Hardware de microprocessadores na arquitetura CISC são mais complexos do que na RISC. III. A família de microprocessadores Intel X86 é um exemplo de microprocessador da família CISC.

É correto o que se afirma em

Um processador superescalar com pipeline de 5 estágios executa instruções fora de ordem (out-of-order execution). Durante a execução, uma instrução de divisão (latência de 20 ciclos) é seguida por três instruções de soma que não dependem do resultado da divisão.
Considerando que o processador possui unidades funcionais separadas para divisão e soma, e um buffer de reordenação (ROB), o comportamento esperado do pipeline é que

Um sistema embarcado utiliza memória cache com política de escrita write-through. Durante a execução, o processador realiza uma operação de escrita em um endereço presente na cache.
Assinale a opção que apresenta corretamente o comportamento do sistema nessa situação.

Um processador utiliza uma hierarquia de memória para otimizar o acesso aos dados. Considere que a CPU solicita um dado que não está na memória cache L1.
Assinale a opção que apresenta corretamente a sequência de busca que o sistema realiza até encontrar o dado.

Uma das principais características de um dispositivo NAS é a sua facilidade de implementação e gerenciamento. O dispositivo é essencialmente um servidor de arquivos simplificado, que abstrai a complexidade do sistema de arquivos subjacente do usuário final.

Em relação ao sistema de arquivos, o NAS gerencia o armazenamento de dados em seus discos rígidos internos.

Assinale a opção que descreve com mais precisão como o sistema de arquivos é gerenciado em um dispositivo NAS típico.

Durante uma análise de desempenho, um engenheiro percebe que o processador está apresentando gargalos na etapa de decodificação e no envio de sinais para componentes internos, como ALU, registradores e unidades de acesso à memória.

Considerando o funcionamento interno do ciclo de instrução, o componente da Unidade Central de Processamento (UCP) que é responsável por interpretar o código da instrução, gerar os sinais de controle adequados e coordenar a execução das operações internas, influenciando diretamente esse tipo de gargalo é

Durante um treinamento técnico, discutiu-se porque os processadores modernos passaram a utilizar múltiplos núcleos em vez de aumentar continuamente a frequência de clock.

O fator histórico que levou a essa mudança na indústria foi

Em um determinado sistema computacional, a memória principal tem capacidade máxima de 16 GB e a memória cache possui 1 GB. Cada palavra de memória possui 64 bits (8 bytes), cada bloco da memória principal é formado por 4 palavras, e cada linha da memória cache armazena exatamente um bloco da memória principal. Considere ainda que os endereços gerados pela UCP se referem ao número da palavra na memória principal (endereçamento por palavra) e que a memória cache é mapeada diretamente (mapeamento direto), de modo que cada bloco da memória principal é mapeado em exatamente uma linha da cache.

Nessa situação, a decomposição de um endereço de memória da UCP em campos de TAG, ÍNDICE e DESLOCAMENTO (palavra dentro do bloco) é corretamente dada por