Qual efeito a arquitetura RISC apresenta sobre a densidade de código do programa compilado em comparação ao CISC?

Um engenheiro de hardware aumentou a frequência de operação de um novo processador fracionando o ciclo de instrução em 35 estágios de curtíssima duração. Embora o clock tenha dobrado, os testes de benchmark revelaram que o desempenho despenca em programas com muitos desvios condicionais, devido ao alto custo em ciclos para limpar e recarregar a esteira quando a predição de desvio falha. Assinale a alternativa que apresenta a classificação arquitetural correta para esse processador.

Durante a otimização de um algoritmo de criptografia em um processador superescalar capaz de despachar quatro instruções por ciclo de clock, identifica-se que um bloco específico de código atinge apenas 1,0 instrução por ciclo (IPC). A análise do assembly revela uma cadeia em que o registrador de destino de uma instrução é invariavelmente usado como operando fonte da instrução imediatamente seguinte. Qual é a barreira técnica que impede o hardware de despachar múltiplas instruções simultaneamente nesse cenário?

Considere que você está liderando o projeto de um novo microprocessador de baixo consumo energético destinado a sistemas embarcados de processamento de imagem. Para economizar área de silício e reduzir a dissipação térmica, sua equipe de arquitetura decidiu remover as unidades de hardware complexas responsáveis pela detecção dinâmica de dependências de dados e pelo reordenamento de instruções fora de ordem (out of order). Para compensar essa simplificação e manter o alto desempenho, toda a responsabilidade de identificar o paralelismo e agrupar operações independentes foi transferida para o compilador, que deve gerar uma única instrução larga contendo múltiplos campos de operação para serem executados simultaneamente pelas unidades funcionais. Qual é a classificação arquitetural correta para esse processador?

Diferentemente dos multiprocessadores que compartilham a memória física, os multicomputadores são sistemas compostos por nós independentes, em que cada processador possui sua própria memória local privada. Tendo isso em vista, assinale a alternativa que apresenta o método exclusivo utilizado para a comunicação e transferência de dados entre os processadores nessa arquitetura.

Um engenheiro de desempenho em uma empresa de computação de alto rendimento está otimizando um algoritmo paralelo em um servidor com arquitetura multiprocessada SMP (Symmetric Multi Processing). Durante o perfilamento da aplicação, ele nota que, embora duas threads estejam escrevendo em variáveis globais completamente distintas e independentes (sem dependência de dados), o desempenho do sistema está degradado devido a um excessivo tráfego de invalidação no barramento de coerência de cache. A análise de memória mostra que essas variáveis independentes foram alocadas em endereços contíguos que cabem dentro do mesmo bloco de 64 bytes. Qual é o nome técnico do fenômeno arquitetural que está causando essa perda de desempenho por invalidação desnecessária da linha de cache inteira?

Em um sistema distribuído que utiliza middleware para difusão de mensagens com garantia de ordenação causal baseada em relógios vetoriais, um processo receptor Pi possui um relógio lógico local Vi e recebe uma mensagem m proveniente de um processo remetente Pj, carregando um carimbo de tempo vetorial Vm. Para garantir que nenhuma violação de causalidade ocorra e que todas as mensagens anteriores necessárias já tenham sido processadas, o middleware só deve entregar a mensagem m à aplicação no nó Pi se uma condição lógica específica entre os vetores for satisfeita. Assinale a alternativa que apresenta corretamente essa condição de entrega.

Um arquiteto de software utiliza, em um projeto, um Sistema Operacional Distribuído (DOS) real, projetado para oferecer uma Imagem de Sistema Único (SSI) aos usuários. Um processo de renderização de vídeo foi iniciado na máquina A e, devido à alta carga de CPU, o sistema operacional decidiu migrar esse processo automaticamente e de forma transparente para a máquina B. No momento da migração, o processo mantinha um descritor de arquivo aberto para gravar logs no disco local da máquina A. Para que o processo continue escrevendo no log corretamente após ser movido para a máquina B, sem que a aplicação precise ser reiniciada ou reescrita para tratar endereços de rede, qual tipo de transparência o subsistema de arquivos deve garantir?

Um arquiteto de sistemas de uma instituição financeira gerencia um ambiente de banco de dados distribuído que opera com o protocolo de efetivação em duas fases (2PC) para garantir a consistência ACID. Em um cenário de auditoria, uma transação T1 envolve o débito na conta de um cliente no servidor X e o crédito na conta de uma loja no servidor Y. Durante a execução, o coordenador da transação emite a ordem de preparação e tanto o servidor X quanto o servidor Y respondem afirmativamente (Vote Commit), entrando no estado de prontidão. Imediatamente após receber os votos, o coordenador toma a decisão de efetivar a transação e grava o registro Commit em seu armazenamento estável, mas falha criticamente antes de conseguir transmitir a mensagem de decisão para qualquer um dos servidores participantes. Diante desse cenário de falha do coordenador após o voto de prontidão dos participantes, qual é o comportamento técnico obrigatório do servidor Y?