Se há um só barramento para acesso à memória e um controlador de acesso direto à memória (DMA) controla esse barramento via cycle stealing, a computação não é retardada pois o processador continua executando e acessando o barramento durante a transferência via DMA.