O esquema a seguir apresenta um circuito sequencial de dois bits utilizando flip-flops tipo D, que são ativados na borda de subida do sinal de clock. Nesse esquema, não estão mostrados os detalhes dos circuitos de reset e clear, mas esses mecanismos foram adequadamente projetados para assegurar que o estado inicial do sistema seja D1D0 = 00.

Diante dessa situação, julgue o item seguinte.

O circuito apresentado é capaz de gerar uma sequência digital que segue um padrão cíclico, alternando entre os estados 00, 11, 01 e 10, sucessivamente.