O diagrama lógico apresentado a seguir tem as entradas X, Y e Z e a saída W.
A saída W assume o estado lógico alto quando a entrada
O diagrama lógico apresentado a seguir tem as entradas X, Y e Z e a saída W.
A saída W assume o estado lógico alto quando a entrada
